Index of /Portfolio_Backend/gcc-8.4.0/gcc/testsuite/gcc.target/arm/simd

 NameLast modifiedSizeDescription

 Parent Directory   -  
 fp16fml_high.c 2020-03-04 14:00 1.0K 
 fp16fml_lane_high.c 2020-03-04 14:00 2.0K 
 fp16fml_lane_low.c 2020-03-04 14:00 2.0K 
 fp16fml_low.c 2020-03-04 14:00 1.0K 
 neon-vrndx_f32_1.c 2020-03-04 14:00 392  
 neon-vrndxq_f32_1.c 2020-03-04 14:00 395  
 simd.exp 2020-03-04 14:00 1.4K 
 vdot-compile.c 2020-03-04 14:00 1.4K 
 vdot-exec.c 2020-03-04 14:00 1.8K 
 vect-dot-qi.h 2020-03-04 14:00 332  
 vect-dot-s8.c 2020-03-04 14:00 322  
 vect-dot-u8.c 2020-03-04 14:00 324  
 vextQf32_1.c 2020-03-04 14:00 355  
 vextQp8_1.c 2020-03-04 14:00 353  
 vextQp16_1.c 2020-03-04 14:00 355  
 vextQp64_1.c 2020-03-04 14:00 726  
 vextQs8_1.c 2020-03-04 14:00 353  
 vextQs16_1.c 2020-03-04 14:00 355  
 vextQs32_1.c 2020-03-04 14:00 355  
 vextQs64_1.c 2020-03-04 14:00 355  
 vextQu8_1.c 2020-03-04 14:00 353  
 vextQu16_1.c 2020-03-04 14:00 355  
 vextQu32_1.c 2020-03-04 14:00 355  
 vextQu64_1.c 2020-03-04 14:00 355  
 vextf32_1.c 2020-03-04 14:00 353  
 vextp8_1.c 2020-03-04 14:00 350  
 vextp16_1.c 2020-03-04 14:00 353  
 vextp64_1.c 2020-03-04 14:00 505  
 vexts8_1.c 2020-03-04 14:00 350  
 vexts16_1.c 2020-03-04 14:00 353  
 vexts32_1.c 2020-03-04 14:00 353  
 vexts64_1.c 2020-03-04 14:00 512  
 vextu8_1.c 2020-03-04 14:00 350  
 vextu16_1.c 2020-03-04 14:00 353  
 vextu32_1.c 2020-03-04 14:00 353  
 vextu64_1.c 2020-03-04 14:00 517  
 vmaxnm_f32_1.c 2020-03-04 14:00 4.0K 
 vmaxnmq_f32_1.c 2020-03-04 14:00 4.1K 
 vminnm_f32_1.c 2020-03-04 14:00 4.0K 
 vminnmq_f32_1.c 2020-03-04 14:00 4.1K 
 vrev16p8_1.c 2020-03-04 14:00 315  
 vrev16qp8_1.c 2020-03-04 14:00 318  
 vrev16qs8_1.c 2020-03-04 14:00 318  
 vrev16qu8_1.c 2020-03-04 14:00 318  
 vrev16s8_1.c 2020-03-04 14:00 315  
 vrev16u8_1.c 2020-03-04 14:00 315  
 vrev32p8_1.c 2020-03-04 14:00 315  
 vrev32p16_1.c 2020-03-04 14:00 318  
 vrev32qp8_1.c 2020-03-04 14:00 318  
 vrev32qp16_1.c 2020-03-04 14:00 321  
 vrev32qs8_1.c 2020-03-04 14:00 318  
 vrev32qs16_1.c 2020-03-04 14:00 321  
 vrev32qu8_1.c 2020-03-04 14:00 318  
 vrev32qu16_1.c 2020-03-04 14:00 321  
 vrev32s8_1.c 2020-03-04 14:00 315  
 vrev32s16_1.c 2020-03-04 14:00 318  
 vrev32u8_1.c 2020-03-04 14:00 315  
 vrev32u16_1.c 2020-03-04 14:00 318  
 vrev64f32_1.c 2020-03-04 14:00 318  
 vrev64p8_1.c 2020-03-04 14:00 315  
 vrev64p16_1.c 2020-03-04 14:00 318  
 vrev64qf32_1.c 2020-03-04 14:00 321  
 vrev64qp8_1.c 2020-03-04 14:00 318  
 vrev64qp16_1.c 2020-03-04 14:00 321  
 vrev64qs8_1.c 2020-03-04 14:00 318  
 vrev64qs16_1.c 2020-03-04 14:00 321  
 vrev64qs32_1.c 2020-03-04 14:00 321  
 vrev64qu8_1.c 2020-03-04 14:00 318  
 vrev64qu16_1.c 2020-03-04 14:00 321  
 vrev64qu32_1.c 2020-03-04 14:00 321  
 vrev64s8_1.c 2020-03-04 14:00 315  
 vrev64s16_1.c 2020-03-04 14:00 318  
 vrev64s32_1.c 2020-03-04 14:00 318  
 vrev64u8_1.c 2020-03-04 14:00 315  
 vrev64u16_1.c 2020-03-04 14:00 318  
 vrev64u32_1.c 2020-03-04 14:00 318  
 vtrnf32_1.c 2020-03-04 14:00 327  
 vtrnp8_1.c 2020-03-04 14:00 324  
 vtrnp16_1.c 2020-03-04 14:00 327  
 vtrnqf32_1.c 2020-03-04 14:00 329  
 vtrnqp8_1.c 2020-03-04 14:00 326  
 vtrnqp16_1.c 2020-03-04 14:00 329  
 vtrnqs8_1.c 2020-03-04 14:00 326  
 vtrnqs16_1.c 2020-03-04 14:00 329  
 vtrnqs32_1.c 2020-03-04 14:00 329  
 vtrnqu8_1.c 2020-03-04 14:00 326  
 vtrnqu16_1.c 2020-03-04 14:00 329  
 vtrnqu32_1.c 2020-03-04 14:00 329  
 vtrns8_1.c 2020-03-04 14:00 324  
 vtrns16_1.c 2020-03-04 14:00 327  
 vtrns32_1.c 2020-03-04 14:00 327  
 vtrnu8_1.c 2020-03-04 14:00 324  
 vtrnu16_1.c 2020-03-04 14:00 327  
 vtrnu32_1.c 2020-03-04 14:00 327  
 vuzpf32_1.c 2020-03-04 14:00 327  
 vuzpp8_1.c 2020-03-04 14:00 324  
 vuzpp16_1.c 2020-03-04 14:00 327  
 vuzpqf32_1.c 2020-03-04 14:00 329  
 vuzpqp8_1.c 2020-03-04 14:00 326  
 vuzpqp16_1.c 2020-03-04 14:00 329  
 vuzpqs8_1.c 2020-03-04 14:00 326  
 vuzpqs16_1.c 2020-03-04 14:00 329  
 vuzpqs32_1.c 2020-03-04 14:00 329  
 vuzpqu8_1.c 2020-03-04 14:00 326  
 vuzpqu16_1.c 2020-03-04 14:00 329  
 vuzpqu32_1.c 2020-03-04 14:00 329  
 vuzps8_1.c 2020-03-04 14:00 324  
 vuzps16_1.c 2020-03-04 14:00 327  
 vuzps32_1.c 2020-03-04 14:00 327  
 vuzpu8_1.c 2020-03-04 14:00 324  
 vuzpu16_1.c 2020-03-04 14:00 327  
 vuzpu32_1.c 2020-03-04 14:00 327  
 vzipf32_1.c 2020-03-04 14:00 327  
 vzipp8_1.c 2020-03-04 14:00 324  
 vzipp16_1.c 2020-03-04 14:00 327  
 vzipqf32_1.c 2020-03-04 14:00 329  
 vzipqp8_1.c 2020-03-04 14:00 326  
 vzipqp16_1.c 2020-03-04 14:00 329  
 vzipqs8_1.c 2020-03-04 14:00 326  
 vzipqs16_1.c 2020-03-04 14:00 329  
 vzipqs32_1.c 2020-03-04 14:00 329  
 vzipqu8_1.c 2020-03-04 14:00 326  
 vzipqu16_1.c 2020-03-04 14:00 329  
 vzipqu32_1.c 2020-03-04 14:00 329  
 vzips8_1.c 2020-03-04 14:00 324  
 vzips16_1.c 2020-03-04 14:00 327  
 vzips32_1.c 2020-03-04 14:00 327  
 vzipu8_1.c 2020-03-04 14:00 324  
 vzipu16_1.c 2020-03-04 14:00 327  
 vzipu32_1.c 2020-03-04 14:00 327